



ESTRUCTURA i TECNOLOGIA de COMPUTADORS

Transparències del Tema 4 Sistemes Digitals Combinacionals

J. Freixenet, X. Cufí, J. Martí,
M. Fàbregas i J. Ferrer
Departament d'Electrònica,
Informàtica i Automàtica

ETC - Esquema del tema 4

Sistemes combinacionals

Disseny d'un sistema combinacional

Sumadors

Semi Sumador (*Half Adder*)

Sumador Complert (*Full Adder*)

Sumadors d' n bits

Comparador de 2 bits

Multiplexors

Decodificadors (*Decoders*)

Memòries ROM

ETC - Disseny de Sistemes Combinacionals

PAS 1: Representar el problema que es vol resoldre en una **Taula de Veritat**, és a dir, fer un estudi del comportament d'una funció cas per cas.

Ex: **Half Adder**

Sumador de dos bits

A	B	Sum	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Ex: **Full Adder**

Sumador de dos bits amb Carry d'Entrada

A	B	Cin	Sum	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

ATENCIÓ:

La suma utilitzada és $1 + 1 = 0$ i en portem una (Bit de Carry = 1). Aquesta és la **suma** de dos números en **Binari Natural**. No és la suma (**OR**) de l'**Àlgebra de Boole**.

3

ETC - Disseny de Sistemes Combinacionals

PAS 2: Simplificar. Volem escriure les funcions de la forma més simple possible per tal d'estalviar temps i diners a l'hora d'implementar-les amb portes.

Maneres de simplificar: utilitzant els teoremes de l'**Àlgebra de Boole**, utilitzant el mètode tabular de **Karnaugh**, o bé intentar extreure les equacions directament de la **Taula de la Veritat**.

A	B	Sum	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$\text{Sum} = \bar{A} B + A \bar{B}$$

$$\text{Carry} = A B$$

RECORDATORI:

NOT X es pot escriure com \bar{X}


X AND Y s'escriu com $X \& Y$, $X \cdot Y$ o també $X Y$

X OR Y s'escriu com $X + Y$

4


ETC - Disseny de Sistemes Combinacionals

Obtenció de les funcions a partir de la **Taula de Veritat** d'un **Full Adder**.



ETC - Disseny de Sistemes Combinacionals


Simplificació de les funcions a partir de la **Taula de Veritat** del **Carry Out** d'un **Full Adder**.



ETC - Disseny de Sistemes Combinacionals

PAS 3: Implementar, és a dir representar en portes la funció simplificada.


Disseny esquemàtic del Half Adder:



7

ETC - Disseny de Sistemes Combinacionals

Disseny esquemàtic del Full Adder:



CAL TENIR EN COMPTE:

Temps de propagació.


Fan - in i Fan - out: El consum expressat amb número de portes.

Disseny simplifcats = **Menys Cost en temps i diners**

8

ETC - Disseny de Sistemes Combinacionals


Exemple de disseny - Comparador de dos bits: Taula de la Veritat



9

ETC - Disseny de Sistemes Combinacionals

Exemple de disseny - Comparador de dos bits: Simplificació I (utilitzant Karnaugh)



F₁ =


F₂ =

F₃ =

10

ETC - Disseny de Sistemes Combinacionals

Exemple de disseny - Comparador de dos bits: Simplificació II (utilitzant Karnaugh)



$$F_1 = A'B'C'D' + A'BC'D + ABCD + AB'CD'$$


$$F_2 = A'B'D + A'C + B'CD$$

$$F_3 = BC'D' + AC' + ABD'$$

11

ETC - Disseny de Sistemes Combinacionals

Exemple de disseny - Sumador de dos bits: Taula de la Veritat




A	B	C	D	X	Y	Z
0	0	0	0	0	0	0
		0	1	0	0	1
		1	0	0	1	0
		1	1	0	1	1
0	1	0	0	0	0	1
		0	1	0	1	0
		1	0	0	1	1
		1	1	1	0	0
1	0	0	0	0	1	0
		0	1	0	1	1
		1	0	1	0	0
		1	1	1	0	1
1	1	0	0	0	1	1
		0	1	1	0	0
		1	0	1	0	1
		1	1	1	1	0

12

ETC - Disseny de Sistemes Combinacionals

Exemple de disseny - Sumador de dos bits: Simplificació I (utilitzant Karnaugh)



X =


Z =

Y =

13

ETC - Disseny de Sistemes Combinacionals

Exemple de disseny - Sumador de dos bits: Simplificació II (utilitzant Karnaugh)



$$X = AC + BCD + ABD$$


$$Z = BD' + B'D = B \oplus D$$

$$\begin{aligned}
 Y &= A'B'C + AB'C' + A'BC'D + A'BCD' + ABC'D' + ABCD \\
 &= B'(A \oplus C) + A'B(C \oplus D) + AB(C \oplus D)' \\
 &= B'(A \oplus C) + B(A \oplus B \oplus C)
 \end{aligned}$$

1's en diagonal suggereixen XORs!
Pot ser interessant per reduir el número de portes

14

ETC - Disseny de Sistemes Combinacionals



15

ETC - Disseny de Sistemes Combinacionals

Multiplexor (1)

Sistema digital combinacional amb:

- 2^n Entrades, n Bits de Control i 1 Sortida
- S'utilitza per connectar 2^n camins origen a un sol punt
- També es poden utilitzar per implementar funcions

Exemple amb $n = 1$:

$$Z = A' I_0 + A I_1$$

A	Z
0	I_0
1	I_1

Forma funcional


Forma Lògica

I_1	I_0	A	Z
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1


16

ETC - Disseny de Sistemes Combinacionals


Multiplexor (II)



$$Z = A' I_0 + A I_1$$



$$Z = A' B' I_0 + A' B I_1 + A B' I_2 + A B I_3$$




$$Z = A' B' C' I_0 + A' B' C I_1 + A' B C' I_2 + A' B C I_3 + A B' C' I_4 + A B' C I_5 + A B C' I_6 + A B C I_7$$

17

ETC - Disseny de Sistemes Combinacionals

Multiplexor (III)

Implementació amb portes d'un **multiplexor** de 4 Entrades (2^2) i $n = 2$ Bits de Control




18

ETC - Disseny de Sistemes Combinacionals

Multiplexor (IV)

Es poden obtenir *multiplexors grans* (de més entrades) a partir de *multiplexors més petits*

Exemple: Implementació d'un **multiplexor 8:1** amb **multiplexors 4:1** i **2:1**



19

ETC - Disseny de Sistemes Combinacionals

Multiplexor (IV)

Implementar **funcions lògiques** utilitzant **multiplexors**


Exemple: Implementació de $F(A,B,C) = m_0 + m_2 + m_6 + m_7$ utilitzant **multiplexors**

$$F(A,B,C) = A' B' C' + A' B C' + A B C' + A B C \quad (\text{Opció 1})$$


$$= A' B' (C') + A' B (C') + A B' (0) + A B (1) \quad (\text{Opció 2})$$

Opció 1: LookUp Table (LUT)

Opció 2:



A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1



20

ETC - Disseny de Sistemes Combinacionals

Descodificador (I)

Sistema digital combinacional amb:

- n Entrades de Control, 2^n Sortides
- Entrada d'activació que sol anomenar-se *Enable* (G)
- Els Bits de Control (Selectors S) representen la sortida que s'ha d'activar si l'entrada d'*Enable* està activada.

Exemples amb $n = 1, 2$ i 3 :

1 : 2 Decoder:

$$O_0 = G \cdot \bar{S}$$

$$O_1 = G \cdot S$$

2 : 4 Decoder:

$$O_0 = G \cdot \bar{S}_0 \cdot \bar{S}_1$$

$$O_1 = G \cdot \bar{S}_0 \cdot S_1$$

$$O_2 = G \cdot S_0 \cdot \bar{S}_1$$

$$O_3 = G \cdot S_0 \cdot S_1$$

3 : 8 Decoder:

$$O_0 = G \cdot \bar{S}_0 \cdot \bar{S}_1 \cdot \bar{S}_2$$

$$O_1 = G \cdot \bar{S}_0 \cdot \bar{S}_1 \cdot S_2$$

$$O_2 = G \cdot \bar{S}_0 \cdot S_1 \cdot \bar{S}_2$$

$$O_3 = G \cdot \bar{S}_0 \cdot S_1 \cdot S_2$$

$$O_4 = G \cdot S_0 \cdot \bar{S}_1 \cdot \bar{S}_2$$

$$O_5 = G \cdot S_0 \cdot \bar{S}_1 \cdot S_2$$

$$O_6 = G \cdot S_0 \cdot S_1 \cdot \bar{S}_2$$


$$O_7 = G \cdot S_0 \cdot S_1 \cdot S_2$$

21


ETC - Disseny de Sistemes Combinacionals

Descodificador (II)


Implementació amb portes de **descodificadors** de 2 i 4 Sortides, $n = 1$ i 2 Bits de Control




1 : 2 Decoder activat per **Enable High**



1 : 2 Decoder activat per **Enable Low**



2 : 4 Decoder activat per **Enable High**



2 : 4 Decoder activat per **Enable Low**


22

ETC - Disseny de Sistemes Combinacionals

Descodificador (III)

Implementar **funcions lògiques** utilitzant **decodificadors**


El **descodificador** pot generar **Minterms** d'acord amb els Bits de Control



23

ETC - Disseny de Sistemes Combinacionals

Descodificador (IV)



24

ETC - Disseny de Sistemes Combinacionals

Memòries ROM


Implementar **funcions lògiques** utilitzant **memòries ROM**

$$F_0 = A' B' C + A B' C' + A B' C$$

$$F_1 = A' B' C + A' B C' + A B C$$

$$F_2 = A' B' C' + A' B' C + A B' C'$$

$$F_3 = A' B C + A B' C' + A B C'$$



Adreces →

A	B	C	F ₀	F ₁	F ₂	F ₃
0	0	0	0	0	1	0
0	0	1	1	1	1	0
0	1	0	0	1	0	0
0	1	1	0	0	0	1
1	0	0	1	0	1	1
1	0	1	1	0	0	0
1	1	0	0	0	0	1
1	1	1	0	1	0	0

Contingut de la Cel·la
(Valor de les funcions F_i)